EN
自動化システム用リニアドライバにおいて、なぜ高周波スイッチングがEMIを増幅させるのか
1 MHzを超える高周波域における高調波の増殖および近接場結合
1 MHzを超える周波数で動作する場合、リニア・ドライバを流れる電流の急激な変化によって、さまざまな高調波が発生し、異なる周波数帯域全体に広がり始めます。その後に起こることは、近接する回路にとって非常に問題です。なぜなら、このような活動の増加により、近接場結合が強まってしまうからです。その結果、電磁妨害（EMI）が隣接する回路パターンや部品に直接放射され、物理的に接触していなくても影響を及ぼします。さらに興味深い点として、干渉の悪化度合いについて以下のような事実があります：DigiKey社による最近の調査結果によると、スイッチング周波数を2倍にするごとに、干渉レベルは4倍に上昇します。また別の大きな懸念事項として、信号の立ち上がりエッジが10 V/nsより速くなる場合があります。このような急峻な遷移は、予期しない場所で不要な寄生容量を励起し、鋭い電圧ピークを実際のノイズ信号へと変換してしまいます。その結果、産業用機器の運用に関するFCC第15部（FCC Part 15）の規格に違反することになります。
実環境での故障：PLC制御のリニアアクチュエータにおける2.4 MHzでのEMI超過
ある実際の現場試験において、PLCで制御されたリニアアクチュエータが2.4 MHzの周波数で動作していた際、エンジニアはEMIレベルがCISPR 32 Class A規格を約15 dBも上回っていることを確認しました。さらに調査を進めたところ、この問題の原因は、ドライバチップとアクチュエータ巻線間における急峻な電流変化（dI/dt）によって生じた厄介なグランドループであることが明らかになりました。要するに、これらの高周波信号は、シールドされていないモータ配線を介してオンボードフィルタを完全にバイパスしていたのです。これは、1 MHzを超える周波数を扱うすべての技術者にとって極めて重要な教訓です。すなわち、適切な設計には複数の対策を統合的に適用することが不可欠です。まずPCBレイアウトの最適化を行い、次に部品レベルでも優れたフィルタリングを施す必要があります。単一の手法のみで対処しようとすると、結局は後工程で高額な適合性対策に多大な時間と費用を浪費することになります。
EMI発生の主要要因：レイアウト、エッジレート、および部品選定
EMI（電磁干渉）は、自動化システムのリニアドライバにおいて、主に3つの要因によって支配されます：物理的なレイアウト形状、スイッチング遷移速度、および部品選定です。これら各要因は電磁適合性（EMC）に直接影響を及ぼし、最適化が不十分な場合、標準化された業界試験プロトコルによると、放射ノイズが20～40 dB増加する可能性があります。
放射EMI制御のためのループ面積の最小化とグランドの整合性
放射エミッションの量は、一般に電流ループのサイズが大きくなることと、スイッチング周波数の高調波がより顕著になることの両方に伴って増加します。リニア・ドライバ回路を扱う場合、こうした問題を引き起こすループは、主に以下のキーコンポーネント間で形成されやすくなります：デカップリングコンデンサとペアを成すパワーモスフェット、それぞれのリターンパスに接続されたモータ相、および近傍のブートストラップ部品と相互作用するゲートドライバICです。これらのループ面積を管理可能な範囲に十分小さく保つためには、エンジニアは基板上における各コンポーネントの配置を慎重に検討する必要があります。また、より精密な制御を実現するために、多層PCB設計を採用することがしばしば必要になります。専用のグランドプレーンを設けることで、回路全体にわたって必要な低インピーダンスのリターンパスを確立できます。さらに、高電流トレースの直下にグランドプレーンの分割（スプリット）を設けないことが極めて重要です。このような分割は「グランウンド・バウンス」と呼ばれる各種グランド関連の問題を引き起こす可能性があります。1 MHzを超える周波数では、グランド領域の端部周辺に「ビア・ステッチング（via stitching）」を施すことも非常に効果的であり、通常の単一点接続のみの場合と比較して、インダクタンスを半分以上も低減することができます。
リニア・ドライバ・トポロジーにおける高速スイッチングノードから生じるdI/dt誘起共模電流
スイッチング時の急峻な電流変化（dI/dt）は、寄生容量を介して共模ノイズを発生させる——特にドレイン-ソースノード、トランス巻線、ヒートシンク界面において顕著である。遷移速度が増加すると、ノイズ振幅および結合効率も同様に増大する：
| トランジションスピード | ノイズ振幅（Vpk） | 結合経路 |
|---|---|---|
| 10 A/ns（低速） | 0.5 | MOSFETドレイン－ヒートシンク間 |
| 100 A/ns（高速） | 3.2 | トランス巻線－コア間 |
このノイズはシャーシ接続および配線を通じて伝播する。有効な対策には、ゲート抵抗を用いたエッジレート制御および2 MHz以上で25 dBを超える減衰を実現する共模チョークの採用が含まれる。シールド付きツイストペアモータ配線を用いることで、非シールド配線と比較して磁界結合を少なくとも18 dB低減できる。
自動化システム向けリニア・ドライバの実証済みノイズ対策戦略
PCBレベルの技術：最適化されたスタックアップ、ガードトレース、およびCM／DMノイズ分離
PCB設計において、適切なグランドプレーンを備えた多層スタックアップを採用すると、ループ面積を約60％削減できます。また、高速信号線の隣にガードトレースを配置することで、IEEE EMC Societyが2023年に発表した研究によると、クロストーク問題を約40 dB低減できます。1 MHzを超える周波数では、高調波が通常は明確に区別されるノイズ源に干渉し始めるため、CMノイズとDMノイズの伝搬経路を分離することが極めて重要になります。入力／出力ポイントでは、フェライトビーズを戦略的に配置されたバルクコンデンサおよび小型の高周波コンデンサと組み合わせて使用すると、非常に効果的です。これらの部品を組み合わせることで、メーカーが回避しようとする厄介な共振ピークを制御できます。これは、実際のアプリケーションにおいてEMI問題が引き起こすコストが非常に高額であることをメーカーが認識しているためです。いくつかの研究では、こうした問題がさまざまな業界で企業に平均して約74万ドルのコストを負担させていると推定されています。
部品レベルのイノベーション：リニア・ドライバICへのパッシブフィルタの統合およびフェライトの内蔵
最新世代のリニア・ドライバICは、パッケージ内部に内蔵フィルタおよびナノ結晶フェライトを搭載しています。この設計変更により、従来の分離型部品方式と比較して、フィルタリング用部品に必要な実装面積を約80％削減できます。つまり、チップ外部の配線に起因する厄介な寄生インダクタンスを排除できるため、急峻な電流変化（dI/dt）によって引き起こされる厄介な電圧スパイクの主な原因の一つを解消できます。メーカーが現場で得ている実績によると、これらの新規チップは、2.4 MHzのスイッチング周波数で動作する際に、巧妙な基板シールド技術を活用することで、電磁妨害（EMI）を最大30 dB低減できます。その結果、PLC制御アクチュエータは、追加の外部フィルタ部品を一切使用せずに、CISPR 11クラスA規格への適合を容易に達成できます。また、過酷な環境への対応についても、熱管理が綿密に設計されており、モータ制御キャビネット内など狭隘な空間で頻繁に発生する約105℃の高温下でも、信頼性の高い動作が保証されています。